## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 2月27日

出 願 番 号 Application Number:

特願2003-050643

[ST. 10/C]:

Applicant(s):

[ J P 2 0 0 3 - 0 5 0 6 4 3 ]

出 願 人

ローム株式会社

2003年10月30日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

PR300010

【提出日】

平成15年 2月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H03K 17/00

H03K 17/24

H01L 21/00

H01L 27/00

【発明の名称】

半導体集積回路装置

【請求項の数】

4

【発明者】

【住所又は居所】

京都市右京区西院溝崎町21番地 ローム株式会社内

【氏名】

西川 信広

【発明者】

【住所又は居所】

京都市右京区西院溝崎町21番地 ローム株式会社内

【氏名】

井上 晃一

【特許出願人】

【識別番号】

000116024

【氏名又は名称】 ローム株式会社

【代理人】

【識別番号】

100085501

【弁理士】

【氏名又は名称】

佐野 静夫

【手数料の表示】

【予納台帳番号】

024969

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 0113515

【プルーフの要否】



【発明の名称】 半導体集積回路装置

## 【特許請求の範囲】

【請求項1】 第1バックゲート及び第1導電領域及び第2導電領域を備え、該第1バックゲート領域と該第1導電領域が接続された第1MOSトランジスタを備える半導体集積回路装置において、

前記第1MOSトランジスタの前記第1バックゲート領域と前記第1導電領域に第2バックゲート領域及び第3導電領域が接続されるとともに第4導電領域に第1直流電圧が印加される第2MOSトランジスタと、

該第2MOSトランジスタのゲートに供給する第2直流電圧を設定する電圧設 定回路と、

前記第1直流電圧より生成される第3直流電圧が印加されるとともに、前記電圧設定回路に接続して前記電圧設定回路における逆流を阻止する逆流防止素子と

#### を備え、

前記電圧設定回路において、前記第1直流電圧に応じて前記第2MOSトランジスタの耐圧範囲内となる前記第2直流電圧を生成することを特徴とする半導体 集積回路装置。

【請求項2】 前記第1MOSトランジスタ及び前記第2MOSトランジスタが同一極性であることを特徴とする請求項1に記載の半導体集積回路装置。

【請求項3】 前記逆流防止素子がダイオードであることを特徴とする請求項 1又は請求項2に記載の半導体集積回路装置。

【請求項4】 前記電圧設定回路が分圧抵抗により構成されることを特徴とする請求項1~請求項3のいずれかに記載の半導体集積回路装置。

## 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、MOSトランジスタを使用する半導体集積回路装置に関するもので 、特に、MOSトランジスタにおける逆流電流の発生を防ぐための構成を備えた 半導体集積回路装置に関する。

## [0002]

## 【従来の技術】

半導体集積回路装置において、図4(a)のようにP型拡散層12とバックゲートに電源電圧Vddが印加されたPチャネルのMOSトランジスタM1が設けられるものがある。このMOSトランジスタM1は、図4(b)のように、P型拡散層11,12と、N型拡散層14によるバックゲートと、N型ウェル層10の表面に絶縁膜13を介して設けられるゲートとを備え、P型拡散層11とN型ウェル層10及びバックゲートのN型拡散層14とによってPN接合の寄生ダイオードDxが構成される。

## [0003]

よって、MOSトランジスタM1に逆バイアスがかかったとき、P型拡散層11から寄生ダイオードDxを介してP型拡散層12及びバックゲートとなるN型拡散層14に逆流電流が流れる。このような逆流電流の発生を防ぐために、図4(c)のように、MOSトランジスタM1のP型拡散層12及びバックゲートと電源電圧Vddとの間にアノードに電源電圧Vddが印加されたダイオードDaを設けることがある。しかしながら、このように逆流防止用にダイオードDaを設けた場合、このダイオードDaによる電圧損失が生じるという問題がある。

#### $[0\ 0\ 0\ 4\ ]$

このような逆流防止用のダイオードのように電圧損失を生じることなく、逆流電流を防ぐことができる出力段回路が、従来技術として提案されている(特許文献1参照)。この特許文献1における出力段回路は、PチャネルのMOSトランジスタのソース及びバックゲートと電源電圧との間にスイッチを設け、電源電圧監視回路で電源電圧低下を確認するとスイッチをOFFとすることで、逆流を防ぐ構成としている。

#### [0005]

#### 【特許文献 1】

特開平10-341141号公報

#### [0006]

## 【発明が解決しようとする課題】

しかしながら、特許文献1による逆流防止用に設けられた電源電圧監視回路は、インバータ又はNANDゲートによって構成され、通常動作を行うときは、スイッチとなるPチャネルのMOSトランジスタのゲートに電源電圧監視回路より接地電圧が印加されることでONとしている。このように、スイッチとなるPチャネルのMOSトランジスタのゲートに接地電圧が印加された状態で使用されるため、このスイッチとなるPチャネルのMOSトランジスタにおける耐圧破壊を招きやすい構成となっている。よって、このような耐圧破壊を防ぐためには、耐圧電圧を超えないように、電源電圧Vddを設定する必要があり、その使用範囲が制限されてしまう。

#### [0007]

このような問題を鑑みて、本発明は、電源電圧の使用範囲を拡げても、MOSトランジスタの耐圧破壊を防ぐことが可能な半導体集積回路装置を提供することを目的とする。

## [0008]

## 【課題を解決するための手段】

上記目的を達成するために、請求項1に記載の半導体集積回路装置は、第1バックゲート及び第1導電領域及び第2導電領域を備え、該第1バックゲート領域と該第1導電領域が接続された第1MOSトランジスタを備える半導体集積回路装置において、前記第1MOSトランジスタの前記第1バックゲート領域と前記第1導電領域に第2バックゲート領域及び第3導電領域が接続されるとともに第4導電領域に第1直流電圧が印加される第2MOSトランジスタと、該第2MOSトランジスタのゲートに供給する第2直流電圧を設定する電圧設定回路と、前記第1直流電圧より生成される第3直流電圧が印加されるとともに、前記電圧設定回路に接続して前記電圧設定回路における逆流を阻止する逆流防止素子と、を備え、前記電圧設定回路において、前記第1直流電圧に応じて前記第2MOSトランジスタの耐圧範囲内となる前記第2直流電圧を生成することを特徴とする。

#### [0009]

この構成によると、逆バイアス印加時には、前記逆流防止素子により前記電圧

設定回路に逆流電流が流れることが阻止されて、前記電圧設定回路より前記第2 MOSトランジスタの駆動範囲の電圧が出力されず、前記第2MOSトランジスタがOFFとなる。又、前記第2直流電圧が前記第2MOSトランジスタの耐圧範囲内となるように調整されるため、前記第2直流電圧が前記第2MOSトランジスタに印加される電圧に応じた電圧とされて、前記第2MOSトランジスタの耐圧破壊を防ぐことができる。

## [0010]

請求項2に記載するように、前記第1MOSトランジスタ及び前記第2MOSトランジスタを同一極性のトランジスタとし、第2MOSトランジスタ内に構成される寄生ダイオードによって、第1MOSトランジスタに構成される寄生ダイオードによる逆流電流の発生を防ぐことができる。

## $[0\ 0\ 1\ 1]$

又、請求項3に記載するように、前記逆流防止素子がダイオードであり、当該ダイオードが逆バイアス時に電流が流れないように接続される。更に、請求項4に記載するように、前記電圧設定回路が分圧抵抗により構成され、当該分圧抵抗の抵抗値が調整されることによって、前記分圧抵抗により発生する分圧電圧が前記第2直流電圧として前記第2MOSトランジスタのゲートに出力される。

#### $[0\ 0\ 1\ 2]$

このような半導体集積回路装置において、前記第1MOSトランジスタ及び前記第2MOSトランジスタを、耐圧を通常よりも広くしたMOS構造としても構わない。又、前記第1MOSトランジスタ及び前記第2MOSトランジスタを、 PチャネルのMOSトランジスタとしても構わない。

#### [0013]

又、本発明の半導体集積回路装置は、バックゲートと第1P型拡散層が接続されたPチャネルの第1MOSトランジスタを備える半導体集積回路装置において、前記第1MOSトランジスタのバックゲートと第1P型拡散層にバックゲート及び第3P型拡散層が接続されるとともに第4P型拡散層に第1直流電圧が印加されるPチャネルの第2MOSトランジスタと、一端が接地されるとともにその分圧電圧を前記第2MOSトランジスタのゲートに第2直流電圧として供給する

分圧抵抗回路と、前記第1直流電圧より生成される第3直流電圧がアノードに印加されるとともにカソードが前記分圧抵抗回路の他端に接続されるダイオードと、を備え、前記分圧抵抗回路からの前記第2直流電圧を、前記第1直流電圧に応じて前記第2MOSトランジスタの耐圧範囲内とすることを特徴とする。

## [0014]

#### 【発明の実施の形態】

本発明の実施形態を、図面を参照して以下に説明する。図1は、本実施形態の 半導体集積回路装置の内部構成を示す回路ブロック図である。

#### [0015]

図1の半導体集積回路装置は、DMOS構造のPチャネルのMOSトランジスタM1と、MOSトランジスタM1のゲートに出力端子が接続されたオペアンプAと、MOSトランジスタM1の導電端子7x及びバックゲートに導電端子7y及びバックゲートが接続されたMOSトランジスタM2と、MOSトランジスタM2のゲートに所定の電圧Vxを印加する電圧設定回路1と、電圧設定回路1からの逆流電流を防ぐための逆流防止用素子2と、を備え、MOSトランジスタM1の導電端子6xに現れる電圧を出力電圧として外部の負荷に供給する。

## [0016]

又、逆流防止用素子 2 に電源電圧 V d d が供給されるとともに、MOSトランジスタM 2 の導電端子 6 y に電源電圧 V d d が供給され、オペアンプAの非反転入力端子にはMOSトランジスタM 1 の導電端子 6 x が接続されるとともに反転入力端子に電圧 V r e f が印加される。又、MOSトランジスタM 1 において、導電端子 6 x からバックゲートに対して寄生ダイオード D x 1 が構成されるとともに、MOSトランジスタM 2 において、導電端子 6 y からバックゲートに対して寄生ダイオード D x 1, D x 2 のカソード同士が接続された状態となる。

#### $[0\ 0\ 1\ 7]$

このような半導体集積回路装置において、図2のように、逆流防止用素子2をアノードに電源電圧Vddが印加されたダイオードD1で構成するとともに、電圧設定回路1を分圧抵抗R1,R2で構成する。このとき、電圧設定回路1にお

いて、抵抗R1の一端が接地されるとともに、抵抗R2の一端がダイオードD1のカソードに接続され、抵抗R1,R2の接続ノードがMOSトランジスタM2のゲートに接続される。

## [0018]

又、MOSトランジスタM1, M2はそれぞれ、図3の模式的な断面図に示されるようなDMOS構造のMOSトランジスタである。即ち、MOSトランジスタM1が、P型の半導体基板4上に形成されたN型ウェル層5に構成されるP型拡散層6a(図1及び図2の導電端子6xに相当する)と、同様にN型ウェル層5に構成されるP型拡散層7a,7b(図1及び図2の導電端子7xに相当する)とを備え、P型拡散層6a,7aの間のN型ウェル層5表面を覆うように形成された絶縁膜8を介してゲートが形成される。又、P型拡散層7a,7bに挟まれた部分に形成されるN型拡散層9aにバックゲートが形成され、P型拡散層7a,7bと電気的に接続される。このように構成されるとき、P型拡散層7a,7bは同一層であり、バックゲートとなるN型拡散層9aを囲むように形成される。

## [0019]

又、MOSトランジスタM2が、N型ウェル層5に構成されるP型拡散層6b(図1及び図2の導電端子6yに相当する)及びP型拡散層7c,7d(図1及び図2の導電端子7yに相当する)とを備え、P型拡散層6b,7cの間のN型ウェル層5表面を覆うように形成された絶縁膜8を介してゲートが形成される。又、P型拡散層7c,7dに挟まれた部分に形成されるN型拡散層9bにバックゲートが形成され、P型拡散層7c,7dと電気的に接続される。このように構成されるとき、P型拡散層7c,7dは同一層であり、バックゲートとなるN型拡散層9bを囲むように形成される。

#### [0020]

このように構成される半導体集積回路装置が通常動作を行っているとき、MOSトランジスタM2のゲートに電圧設定回路1から電圧Vxが印加されてMOSトランジスタM2がONとされる。このとき、電圧設定回路1では、抵抗R1,R2の値を調整することにより、その分圧電圧となる電圧Vxが、電源電圧Vd

dとの電圧差がMOSトランジスタM2のゲート及び導電端子7 y間の閾値電圧 Vth より大きい値で、MOSトランジスタM2の耐圧破壊電圧 VB より低い値 となるように調整される。即ち、分圧電圧 Vx は、 $0 \le Vx < Vdd - Vth$  及 VVdd - Vx < VB の関係を満たす値とする。

## [0021]

## [0022]

このとき、 $MOSトランジスタM2のON抵抗は、<math>0.1[\Omega]$ より低い値にしておけば、MOSトランジスタM2に5[A]のような大きな電流が流れても、その電圧降下が0.5[V]であり、図4(a)におけるダイオードDaによる電圧降下0.7[V]よりも低い値とすることができる。

#### [0023]

又、このような半導体集積回路装置に誤って逆バイアスが印加され、電源電圧 V d d が接地電圧より低くなったとしても、まず、逆流防止素子2であるダイオードD1により電流が流れないため、電圧設定回路1に接地電圧側から電流が流れ込むことが防がれる。よって、抵抗R1,R2の接続ノードには接地電圧が現れて、この接地電圧が電圧設定回路1からの出力電圧Vxとして、MOSトランジスタM2のゲートに与えられる。

## [0024]

このとき、MOSトランジスタM2の導電端子6yにも逆バイアスのため接地 電圧より低い電圧となる電源電圧Vddが印加されることとなる。そのため、MOSトランジスタM1, M2はOFFのままとなる。このとき、MOSトランジスタM1に寄生ダイオードDx1が構成されているが、MOSトランジスタM2 に構成される寄生ダイオードDx2によりMOSトランジスタM2の導電端子7 y及びバックゲートから導電端子6yへ流れ込むことが防がれている。よって、 寄生ダイオードDx1を流れる逆流電流が防がれる。

## [0025]

このように構成することによって、MOSトランジスタM2を動作させるとき、MOSトランジスタM2の導電端子6yに印加する電源電圧の電圧値に応じて、MOSトランジスタM2が耐圧破壊されないような電圧がゲートに印加されるように、電圧設定回路1で調整することができる。即ち、MOSトランジスタM2の導電端子6yに印加する電源電圧が高くなるときは、MOSトランジスタM2の導電端子6yに印加する電源電圧が低くなるときは、MOSトランジスタM2の導電端子6yに印加する電源電圧が低くなるときは、MOSトランジスタM2のゲートに与える電圧も低くなるように、電圧設定回路1で調整される。

## [0026]

尚、本実施形態では、逆流防止素子2に印加する電圧とMOSトランジスタM2の導電端子6 yに印加する電圧値を同一の電圧値Vddとしたが、同じ電源電圧である必要はなく、逆流防止素子2に印加する電圧とMOSトランジスタM2の導電端子6 yに印加する電圧を異なる電圧値としても構わない。このとき、同一の電源電圧Vddが供給されるとともに、電圧Vdd1, Vdd2に変圧して逆流防止素子2のアノード側及びMOSトランジスタM2の導電端子6 yそれぞれに供給するレギュレータを設けるようにしても構わない。又、逆流防止素子2として、複数のダイオード、又は、ダイオード接続されたトランジスタにより構成しても構わない。

## [0027]

#### 【発明の効果】

本発明によると、第2MOSトランジスタによって構成される寄生ダイオードによって逆バイアス印加時に第1MOSトランジスタによって構成される寄生ダイオードによる逆流電流を防ぐことができる。又、逆バイアス印加時に逆流電流防止素子により電圧設定回路における逆流電流を防止することができるので、第2MOSトランジスタをOFFとして、半導体集積回路装置の動作に逆流電流が

流れ込むことを防ぐことができる。更に、電圧設定回路で第2MOSトランジスタの耐圧範囲内の第2直流電圧を第2MOSトランジスタに与えるため、第1及び第2MOSトランジスタの耐圧破壊を防ぐことができる。又、この第2直流電圧が電源電圧により調整することが可能なため、電源電圧の高低にかかわらず、第1及び第2MOSトランジスタの耐圧破壊を防ぐことができる。

## 【図面の簡単な説明】

- 【図1】本発明の半導体集積回路装置の構成を示すブロック回路図。
- 【図2】図1の詳細な回路構成例を示す回路図。
- 【図3】DMOS構造のMOSトランジスタの構成を示す断面図。
- 【図4】従来の半導体集積回路装置の構成を示す図。


## 【符号の説明】

- 1 電圧設定回路
- 2 逆流防止素子


【書類名】

図面


## [図1]




## 【図2】




# - 【図.3】



# 【図4】








【要約】

【課題】 本発明は、電源電圧の使用範囲を拡げても、MOSトランジスタの 耐圧破壊を防ぐことが可能な半導体集積回路装置を提供することを目的とする。

【解決手段】 MOSトランジスタM1の寄生ダイオードDx1による逆流電流を防ぐための寄生ダイオードDx2を備えたMOSトランジスタM2を備えるとともに、逆バイアス印加時にMOSトランジスタM2をOFFする電圧設定回路1と、逆バイアス時に電圧設定回路1に逆流電流が流れることを防ぐ逆流防止素子2とを備える。又、通常動作時には、MOSトランジスタM2の導電端子6yに印加する電圧に応じてMOSトランジスタM2の耐圧範囲内となる直流電圧をゲートに供給する。

【選択図】 図1



## 出願人履歴情報

識別番号

[000116024]

1. 変更年月日 [変更理由]

1990年 8月22日 新規登録

住 所

京都府京都市右京区西院溝崎町21番地

氏 名 ローム株式会社